網(wǎng)站導(dǎo)航
原子層沉積突破1nm線寬！量子計(jì)算PCB實(shí)現(xiàn)單電子操控
ASML與IMEC聯(lián)合開發(fā)的原子層沉積技術(shù)（ALD）已實(shí)現(xiàn)1nm線寬的電路制造，這一突破使量子計(jì)算PCB能精細(xì)控制單電子隧穿效應(yīng)，量子比特相干時(shí)間從100μs提升至1.2ms。某量子計(jì)算初創(chuàng)公司采用該技術(shù)制造的72比特處理器，錯(cuò)誤率從0.05降至0.002。
一、工藝：從“微米級(jí)刻蝕”到“原子級(jí)生長(zhǎng)”
ALD技術(shù)通過(guò)交替通入反應(yīng)氣體（如四甲基環(huán)戊二烯鉑與氧氣），在基板表面逐層沉積原子，其重要優(yōu)勢(shì)：
1. 厚度控制精度：?jiǎn)螌釉雍穸冗_(dá)0.3nm，實(shí)現(xiàn)量子點(diǎn)電極的原子級(jí)平滑表面（粗糙度＜0.1nm）；
2. 三維共形沉積：在高深寬比（20:1）的通孔內(nèi)壁均勻鍍膜，解決傳統(tǒng)PVD技術(shù)的階梯覆蓋問(wèn)題；
3. 雜質(zhì)控制：真空環(huán)境下雜質(zhì)含量＜1ppm，滿足量子比特對(duì)環(huán)境噪聲的嚴(yán)苛要求。
二、量子PCB制造流程
1. 基底預(yù)處理：采用Ar等離子體清洗，使SiO?表面羥基密度達(dá)5個(gè)/nm2；
2. 電極沉積：通過(guò)200次ALD循環(huán)形成5nm厚的Pt電極，方塊電阻＜1Ω/□；
3. 約瑟夫森結(jié)制備：利用電子束光刻定義100nm×100nm結(jié)區(qū)，再通過(guò)ALD沉積2nm厚的Al?O?絕緣層；
4. 封裝保護(hù)：采用CVD生長(zhǎng)的200nm金剛石涂層，隔絕外界磁干擾。
三、技術(shù)落地挑戰(zhàn)與對(duì)策
|
挑戰(zhàn)點(diǎn) |
影響 |
解決方案 |
|
產(chǎn)能低下 |
每爐只有處理4片晶圓 |
開發(fā)300mm晶圓ALD設(shè)備（ASML已投產(chǎn)） |
|
成本高昂 |
設(shè)備投資超1億美元 |
采用ALD+傳統(tǒng)工藝混合路線（前道ALD，后道PVD） |
|
良率控制 |
量子比特一致性差 |
引入AI缺陷檢測(cè)系統(tǒng)（檢測(cè)精度0.1nm） |
四、量子計(jì)算企業(yè)可構(gòu)建“設(shè)備商-材料商-封裝廠”三位一體的合作模式：
1.設(shè)備端：與ASML簽訂ALD工藝開發(fā)協(xié)議，獲取定制化腔體設(shè)計(jì)支持；
2.材料端：聯(lián)合信越化學(xué)開發(fā)低缺陷密度的藍(lán)寶石基板（位錯(cuò)密度＜103cm?2）；
3.封裝端：與日月光合作開發(fā)極低溫（4K）下的信號(hào)傳輸解決方案，重點(diǎn)關(guān)注金絲鍵合的熱膨脹匹配問(wèn)題。
公司信息
我要咨詢
每日熱詞
