DDR數(shù)據(jù)總線的一致性測試 DQS (源同步時(shí)鐘)和DQ (數(shù)據(jù))的波形參數(shù)測試與命令地址總線測試類似，比較簡 單，在此不做詳細(xì)介紹。對(duì)于DDR1, DQS是單端信號(hào)，可以用單端探頭測試；DDR2&3 DQS 則是差分信號(hào)，建議用差分探頭測試，減小探...

HDMI2.1物理層測試 在測試過程中，示波器中的HDMI測試軟件先要對(duì)捕獲到的信號(hào)進(jìn)行一系列的通道模 型處理后再進(jìn)行高速信號(hào)的時(shí)鐘恢復(fù)和眼圖等參數(shù)測試，其中主要通道模型處理步驟包括 測試夾具的去嵌入(Fixture De-Embedding) 、惡...

DDR應(yīng)用現(xiàn)狀隨著近十年以來智能手機(jī)、智能電視、AI技術(shù)的風(fēng)起云涌，人們對(duì)容量更高、速度更快、能耗更低、物理尺寸更小的嵌入式和計(jì)算機(jī)存儲(chǔ)器的需求不斷提高，DDRSDRAM也不斷地響應(yīng)市場的需求和技術(shù)的升級(jí)推陳出新。目前，用于主存的DDRSDRAM系列的芯片已經(jīng)...

在2010年推出PCle3.0標(biāo)準(zhǔn)時(shí)，為了避免10Gbps的電信號(hào)傳輸帶來的挑戰(zhàn)，PCI-SIG 終把PCle3.0的數(shù)據(jù)傳輸速率定在8Gbps,并在PCle3.0及之后的標(biāo)準(zhǔn)中把8b/10b編碼 更換為更有效的128b/130b編碼，以提高有效的數(shù)據(jù)傳輸...

PCIe5.0物理層技術(shù)PCI-SIG組織于2019年發(fā)布了針對(duì)PCIe5.0芯片設(shè)計(jì)的Base規(guī)范，針對(duì)板卡設(shè)計(jì)的CEM規(guī)范也在2021年制定完成，同時(shí)支持PCIe5.0的服務(wù)器產(chǎn)品也在2021年開始上市發(fā)布。對(duì)于PCIe5.0測試來說，其鏈路的拓?fù)淠Ｐ团cP...

而DisplayPort一開始則面向液晶顯示器開發(fā)，采用“Micro-PacketArchitecture(微數(shù)據(jù)包架構(gòu))”傳輸架構(gòu)，視頻內(nèi)容以數(shù)據(jù)包方式傳送，這一點(diǎn)同DVI、HDMI等視頻傳輸技術(shù)有著明顯區(qū)別。也就是說，HDMI的出現(xiàn)取代模擬信號(hào)視頻，而Di...

另外，對(duì)于以太網(wǎng)測試來說，還需要測試被測件的回波損耗(即S11反射參數(shù)),以考量 被測件的阻抗匹配情況?；夭〒p耗過大會(huì)引起信號(hào)反射、失真、串?dāng)_等。特別是對(duì)于千兆以太網(wǎng)來說，由于其是4對(duì)電纜同時(shí)雙向工作，所以對(duì)回波損耗要求更高。要進(jìn)行回波損耗的 測量，只依靠示波...

4、工業(yè)以太網(wǎng)交換機(jī)的產(chǎn)品分類？ 工業(yè)以太網(wǎng)交換機(jī)可按管理性分為非管理交換機(jī)及管理型交換機(jī)，主要的區(qū)別在對(duì)于高級(jí)網(wǎng)絡(luò)的管理功能及是否支持冗余備份功能，也可按照端口速率及結(jié)構(gòu)來劃分。 5、什么是交換機(jī)背板帶寬？ 交換機(jī)的背板帶寬，是工業(yè)交換...

共享式以太網(wǎng) 共享式以太網(wǎng)的典型是使用10Base2/10Base5的總線型網(wǎng)絡(luò)和以集線器（集線 器）為的星型網(wǎng)絡(luò)。在使用集線器的以太網(wǎng)中，集線器將很多以太網(wǎng)設(shè)備集中到一臺(tái)中心設(shè)備上，這些設(shè)備都連接到集線器中的同一物理總線結(jié)構(gòu)中。從本質(zhì)上講，以集線...

數(shù)字信號(hào)眼圖分析 波形參數(shù)測試室數(shù)字信號(hào)測試常用的測量方法，但是隨著數(shù)字信號(hào)速率的提高，波形參數(shù)的測量方法越來越不適用，5G的信號(hào)來說，由于受到傳輸通道的損耗的影響，不同位置的信號(hào)的幅度、上升時(shí)間，脈沖寬度等都是不一樣的。不同的操作人員的波形的不同位...

實(shí)際的電源完整性是相當(dāng)復(fù)雜的，其中要考慮到IC的封裝、仿真信號(hào)的切換頻率和PCB耗電網(wǎng)絡(luò)。對(duì)于PCB設(shè)計(jì)來說，目標(biāo)阻抗的去耦設(shè)計(jì)是相對(duì)來說比較簡單的，也是比較實(shí)際的解決方案。在DDR的設(shè)計(jì)上有三類電源，它們是VDD、VTT和Vref。VDD的容差要求是5%，而...

DDR測試 什么是DDR？ DDR是雙倍數(shù)據(jù)速率(DoubleDataRate)。DDR與普通同步動(dòng)態(tài)隨機(jī)內(nèi)存（DRAM）非常相象。普通同步DRAM（現(xiàn)在被稱為SDR）與標(biāo)準(zhǔn)DRAM有所不同。標(biāo)準(zhǔn)的DRAM接收的地址命令由二個(gè)地址字組成。為節(jié)省...

trombone線的時(shí)延是受到其并行走線之間的耦合而影響，一種在不需要提高其間距的情況下，并且能降低耦合的程度的方法是采用sawtooth線。顯然，sawtooth線比trombone線具有更好的效果。但是，依來看它需要更多的空間。由于各種可能造成時(shí)延不同的原...

USB4.0的接收容限測試 對(duì)于USB4.0的接收端來說，主要進(jìn)行的是接收容限測試，用于驗(yàn)證接收端在壓力信號(hào)(StressedElectricalSignal)下的表現(xiàn)。具體的測試項(xiàng)目包括壓力信號(hào)的誤碼率測試(BER)、突發(fā)誤碼率測試(MultiEr...

每個(gè)DDR芯片獨(dú)享DOS，DM信號(hào);四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號(hào)。 DDR工作頻率為133MHz。 DDR 控制器選用Xilinx公司的 FPGA，型號(hào)為XC2VP30 6FF1152C 得到這個(gè)設(shè)計(jì)需求之...

DDR4 眼圖測試1-1 對(duì)于 DDR 源同步操作，必然要求DQS 選通信號(hào)與 DQ 數(shù)據(jù)信號(hào)有一定建立時(shí)間 tDS 和保持時(shí)間 tDH 要求，否則會(huì)導(dǎo)致接收鎖存信號(hào)錯(cuò)誤，DDR4 信號(hào)速率達(dá)到了3.2GT/s，單一比特位寬為 312.5ps，時(shí)序裕...

在物理層方面，PCIe總線采用多對(duì)高速串行的差分信號(hào)進(jìn)行雙向高速傳輸，每對(duì)差分 線上的信號(hào)速率可以是第1代的2 . 5Gbps、第2代的5Gbps、第3代的8Gbps、第4代的 16Gbps、第5代的32Gbps,其典型連接方式有金手指連接、背板連接、芯片...

數(shù)字信號(hào)的預(yù)加重(Pre-emphasis) 如前所述，很多常用的電路板材料或者電纜在高頻時(shí)都會(huì)呈現(xiàn)出高損耗的特性。目前的高速串行總線速度不斷提升，使得流行的電路板材料達(dá)到極限從而對(duì)信號(hào)有較大的損耗，這可能導(dǎo)致接收端的信號(hào)極其惡劣以至于...

主要參數(shù)如下：（1）眼圖張開的寬度決定了接收波形可以不受串?dāng)_影響而抽樣再生的時(shí)間間隔。顯然，比較好抽樣時(shí)刻應(yīng)選在眼睛張開比較大的時(shí)刻。（2）眼圖斜邊的斜率，表示系統(tǒng)對(duì)定時(shí)抖動(dòng)（或誤差）的靈敏度，斜率越大，系統(tǒng)對(duì)定時(shí)抖動(dòng)越敏感。（3）眼圖左（右）角陰影部分的水平...

高速以太網(wǎng) 快速以太網(wǎng)：快速以太網(wǎng)（FastEthernet）也就是我們常說的百兆以太網(wǎng)，它在保持幀格式、MAC（介質(zhì)存取控制）機(jī)制和MTU（比較大傳送單元）質(zhì)量的前提下，其速率比10Base－T的以太網(wǎng)增加了10倍。二者之間的相似性使得10Bas...

其中，電氣(Electrical) 、協(xié)議(Protocol) 、配置(Configuration)等行為定義了芯片的基本 行為，這些要求合在一起稱為Base規(guī)范，用于指導(dǎo)芯片設(shè)計(jì)；基于Base規(guī)范，PCI-SIG還會(huì) 再定義對(duì)于板卡設(shè)計(jì)的要求，比如板卡的機(jī)械...

時(shí)間偏差的衡量方法。由于信號(hào)邊沿的時(shí)間偏差可能是由于各種因素造成的，有隨機(jī)的噪聲，還有確定性的干擾。所以這個(gè)時(shí)間偏差通常不是一個(gè)恒定值，而是有一定的統(tǒng)計(jì)分布，在不同的應(yīng)用場合這個(gè)測量的結(jié)果可能是用有效值(RMS)衡量，也可能是用峰-峰值(peak-peak)衡...

高速信號(hào)傳輸技術(shù)理論和概念繁多 對(duì)于大多數(shù)從事電子設(shè)計(jì)的工程師，由于沒有系統(tǒng)的電磁兼容、信號(hào)完整性和電源完整性技術(shù)專業(yè)學(xué)習(xí)和培訓(xùn)，往往接觸到許多眾說紛紜的有關(guān)高速信號(hào)傳輸方面的解釋，這些解釋往往為了說明SI、PI和EMC相關(guān)理論、概念和技術(shù)，從不同...

高速信號(hào)傳輸 《高速信號(hào)傳輸》是高速信號(hào)傳輸應(yīng)用領(lǐng)域享譽(yù)國際的經(jīng)典教材與工具書。高速數(shù)字設(shè)計(jì)重在研究基本的電路結(jié)構(gòu)，而高速信號(hào)傳輸則重在研究傳輸線如何達(dá)到其速度和距離的極限問題。內(nèi)容涉及不同傳輸線參數(shù)的基本理論，包括趨膚效應(yīng)、鄰近效應(yīng)、介質(zhì)損耗和表面...

（3）設(shè)計(jì)仿真測試手段少 在工程實(shí)踐中，SI、PI和EMC設(shè)計(jì)、仿真、測試所需要的工具和設(shè)備比較昂貴，不如邏輯設(shè)計(jì)和電子設(shè)計(jì)所需要的設(shè)計(jì)、仿真和測試所需要的工具和設(shè)備普及。對(duì)于電源完整性設(shè)計(jì)、仿真和測試，有一些仿真分析工具軟件，但缺少的電源完整性的測...

數(shù)字信號(hào)并行總線與串行總線(Parallel and Serial Bus) 雖然隨著技術(shù)的發(fā)展，現(xiàn)代的數(shù)字芯片已經(jīng)集成了越來越多的功能，但是對(duì)于稍微復(fù)雜 一點(diǎn)的系統(tǒng)來說，很多時(shí)候單獨(dú)一個(gè)芯片很難完成所有的工作，這就需要和其他芯片配合起 來工作...

如前所述，在PCle4.0的主板和插卡測試中，PCB、接插件等傳輸通道的影響是通過測 試夾具進(jìn)行模擬并且需要慎重選擇ISI板上的測試通道，而對(duì)端接收芯片封裝對(duì)信號(hào)的影 響是通過軟件的S參數(shù)嵌入進(jìn)行模擬的。測試過程中需要用示波器軟件或者PCI-SIG提 供的...

由于真正的預(yù)加重電路在實(shí)現(xiàn)時(shí)需要有相應(yīng)的放大電路來增加跳變比特的幅度，電路 比較復(fù)雜而且增加系統(tǒng)功耗，所以在實(shí)際應(yīng)用時(shí)更多采用去加重的方式。去加重技術(shù)不是 增大跳變比特的幅度，而是減小非跳變比特的幅度，從而得到和預(yù)加重類似的信號(hào)波形。 圖 1.29是對(duì)一個(gè)...

PCle5.0的鏈路模型及鏈路損耗預(yù)算在實(shí)際的測試中，為了把被測主板或插卡的PCIe信號(hào)從金手指連接器引出，PCI-SIG組織也設(shè)計(jì)了專門的PCIe5.0測試夾具。PCle5.0的這套夾具與PCle4.0的類似，也是包含了CLB板、CBB板以及專門模擬和調(diào)整鏈...

（4）保形傳輸保形傳輸是指電信號(hào)在傳輸通道上進(jìn)行傳輸?shù)倪^程中，其信號(hào)失真度被控制在一定范圍內(nèi)，使得信號(hào)接收器能夠正確接收該信號(hào)。我們開發(fā)電子設(shè)備，其中一項(xiàng)重要工作是為所有的電信號(hào)設(shè)計(jì)合適的傳輸通道，以確保電信號(hào)在傳輸通道上進(jìn)行保形傳輸。電子設(shè)計(jì)工程師在開發(fā)電子...