單片機開發(fā)工程師和電子愛好者，每天都要和各種各樣的數(shù)字電路打交道。在制作調試電路時除了使用萬用表、示波器等工具，邏輯分析儀也是必不可少的。邏輯分析儀是利用時鐘從測試設備上采集和顯示數(shù)字信號的儀器，主要的作用在于時序判定。邏輯分析儀與示波器不同，它不能顯示連續(xù)的模擬量波形，而只顯示高低兩種電平狀態(tài)（邏輯1和0）。在設置了參考電壓后，邏輯分析儀將采集到的信號與電壓比較器比較，高于參考電壓的為邏輯1，低于參考電壓的為邏輯0。這樣就可以將被測信號以時間順序顯示為連續(xù)的高低電平波形，便于使用者進行分析和調試。使用邏輯分析儀，可以方便地設置信號觸發(fā)條件開始采樣，分析多路信號的時序，捕獲信號的干擾毛刺，也可以按照規(guī)則對電平序列進行解碼，完成通信協(xié)議分析。圖1邏輯分析儀根據(jù)其硬件設備的功能和復雜程度，主要分為式（單機型）邏輯分析儀和基于電腦（PC-Base）的虛擬邏輯分析儀兩大類。式邏輯分析儀是將所有的軟件，硬件整合在一臺儀器中，使用方便。虛擬邏輯分析儀則需要結合電腦使用，利用PC強大的計算和顯示功能，完成數(shù)據(jù)處理和顯示等工作。專業(yè)邏輯分析儀，通常具有數(shù)量眾多的采樣通道，超快的采樣速度和大容量的存儲深度。eMMC邏輯分析儀/訓練器找歐奧！深圳PCIE協(xié)議分析儀品牌
簡單觸發(fā)示例：請看下面顯示的“D”觸發(fā)器，在正值的時鐘沿出現(xiàn)之前，“D”輸入上的數(shù)據(jù)是無效的。因此，時鐘輸入為上限時，觸發(fā)器的狀態(tài)才有效。圖8D觸發(fā)器現(xiàn)在，假設我們有并行的八個此類觸發(fā)器。如下所示，這八個觸發(fā)器都連接到同一時鐘信號。圖9接收器當時鐘線上出現(xiàn)高電平時，所有這八個觸發(fā)器都會在其“D”輸入處采集數(shù)據(jù)。此外，每次時鐘線上出現(xiàn)正電平時都會發(fā)生有效狀態(tài)。下面的簡單觸發(fā)指示分析儀在時鐘線上出現(xiàn)高電平時在D0-D7這幾條上收集數(shù)據(jù)。圖10總線收集的數(shù)據(jù)高級觸發(fā)示例：假設想查看地址值為406F6時內存中存儲了哪些數(shù)據(jù)。對高級觸發(fā)進行配置，以在地址總線上查找碼型406F6（十六進制）以及在RD（內存讀取）時鐘線上查找高電平。圖11高級觸發(fā)設置在配置EdgeAndPatterntrigger（時鐘沿和碼型觸發(fā)）對話框時，嘗試將該操作看作是構造從左向右讀取的句子。Pod、通道和時間標簽存儲Pod和通道的命名約定：Pod是一組邏輯分析儀通道的組合，共有17個通道，其中數(shù)據(jù)16個通道，時鐘1個通道。邏輯分析儀的通道數(shù)是Pod數(shù)的倍數(shù)關系。34通道的邏輯分析儀對應兩個Pod，68通道邏輯分析儀對應4個Pod，136通道邏輯分析儀對應8個Pod。對于模塊化的邏輯分析儀。深圳USB協(xié)議分析儀廠家100BaseTl (Automotive)協(xié)議分析儀/訓練器找歐奧！
多數(shù)邏輯分析儀還支持“notinrange”功能。范圍是一種方便的快捷方式，因此您無需指定“ADDR>=1000andADDR<=>標志：標志是用于從一個模塊向另一個模塊發(fā)送信號的布爾變量。當某種情況在某一模塊中發(fā)生而稍后被另一模塊測試時可以設置標志。在下面的示例中，標志1用于跟蹤在模塊1的觸發(fā)序列中發(fā)生的情況，如，如果想在ADDR=1000第5次出現(xiàn)時觸發(fā)，可以將觸發(fā)設置為：IfADDR=1000occurs5timesthenTrigger全局計數(shù)器類似于整數(shù)變量。全局計數(shù)器比發(fā)生計數(shù)器更靈活，因為它們可用于為復雜事件（例如一個時鐘沿后跟另一時鐘沿的事件）計數(shù)�？梢栽黾�、測試和重新設置全局計數(shù)器。默認情況下，全局計數(shù)器以零開頭并且不需要重新設置。歐奧電子是Prodigy在中國區(qū)的官方授權合作伙伴，ProdigyMPHY,UniPro,UFS總線協(xié)議分析儀測試解決方案不會收到EAR進出口方面的管制。同時還有代理其他總類的協(xié)議分析儀，包括嵌入式設備用的SDIO協(xié)議分析儀,QSPI協(xié)議分析儀及訓練器,I3C協(xié)議分析儀及訓練器,RFFE協(xié)議分析儀及訓練器等等。我司還有代理SPMI協(xié)議分析儀及訓練器,車載以太網(wǎng)分析儀，以及各種相關的基于示波器的解碼軟件和SI測試軟件。同時，歐奧電子也有提供高難度焊接。
2、邏輯分析儀的特點是：a)能夠同時觀察多個信號；b)能夠查看硬件系統(tǒng)的系統(tǒng)信號；c)能夠按高低電平模式觸發(fā)多條信號線，并查看結果。邏輯分析儀與示波器的工作方式相似：用水平軸數(shù)據(jù)的時間，垂直軸數(shù)據(jù)的電壓幅度。雖然，邏輯分析儀沒有示波器那么高的電壓分辨率和事件間隔精確度，但是邏輯分析儀能夠同時捕獲并顯示多個信號，示波器卻做不到。當系統(tǒng)中的信號穿越閾值時，邏輯分析儀和您的邏輯電路具有相同的反應。所以在查看總線（微處理器的地址、數(shù)據(jù)或控制總線）的時間關系時，邏輯分析儀特別有用，它可以對微處理器總線信息解碼更有意義，更直觀的方式表示信息。當您的電路通過了參量設計階段后，對許多信號的定時關系感興趣，并且要在高低電平模式上觸發(fā)時，那么邏輯分析儀就是極好的選擇。五、邏輯分析儀的功能如前所述，絕大多數(shù)邏輯分析儀是兩種儀器的合成，部分是定時分析儀，第二部分是狀態(tài)分析儀。1.定時分析定時分析是邏輯分析儀中類似示波器的部分，它與示波器顯示信息的方式相同，水平軸時間，垂直軸電壓幅度。定時分析首先對輸入波形的采樣，然后使用用戶定義的電壓閾值，確定信號的高低電平。定時分析只能確定波形是高還是低。JTAG協(xié)議分析儀/訓練器找歐奧！
因為傳遞過來的信號幅度比較小。圖23探頭的信號完整性考慮探頭的負載效應主要分為兩種類型：直流負載和交流負載。直流負載：探頭看起來象一個對地的直流負載，一般是20K歐姆。如果被測總線具有弱上拉或弱下拉特性（即上下拉電阻較），這個負載可能會導致邏輯錯誤。直流負載主要由探頭尖的電阻決定，這個電阻阻值越，直流負載越小，阻值越小，直流負載越。交流負載：探頭包含寄生電容和電感。這些寄生參數(shù)會減小探頭帶寬和導致信號反射。我們需要在被測電路接收端和探頭尖處考慮信號完整性。探頭帶寬被降低主要來自2個方面：探頭電容和探頭與目標連接的連線的電容。探頭導致信號反射的原因是4個方面：探頭電容和電感。探頭在被測總線上的探測位置；總線的拓撲結構；探頭和目標間連線的長度。對于交流負載，我們需要考慮：探測點在傳輸線的位置，總線的拓撲結構和探頭和目標間連線的長度。探頭的負載除了可以用復雜的Spice模型仿真分析外，也可以用簡單的RC模型簡單預估負載效應。下圖是典型探頭的RC模型。圖24常用探頭的RC模型我們需要仔細考慮探頭和目標之間的連線。為了可靠的電氣連接，有三種方式可選擇：短線探測（StubProbing),阻尼電阻探測。I2S邏輯分析儀/訓練器找歐奧！深圳PCIE協(xié)議分析儀那家好
QSPI邏輯分析儀/訓練器找歐奧！深圳PCIE協(xié)議分析儀品牌
才能符合此表達式。換句話說，在ADDR等于1000的同時DATA等于2000。因此，如果要在同時發(fā)生兩個事件時觸發(fā)，則應使用布爾邏輯表達式。常見錯誤是應使用布爾邏輯表達式時嘗試使用兩個序列步驟，或者應使用兩個序列步驟時嘗試使用布爾邏輯表達式。當多個事件同時發(fā)生時使用布爾邏輯表達式，而在一個事件接著一個事件發(fā)生時使用多個序列步驟。分支：分支類似于C編程語言中的Switch語句和Basic中的SelectCase語句。分支可提供測試多個sADDR”。多數(shù)邏輯分析儀還支持“notinrange”功能。范圍是一種方便的快捷方式，因此您無需指定“ADDR>=1000andADDR<=>標志：標志是用于從一個模塊向另一個模塊發(fā)送信號的布爾變量。當某種情況在某一模塊中發(fā)生而稍后被另一模塊測試時可以設置標志。在下面的示例中，標志1用于跟蹤在模塊1的觸發(fā)序列中發(fā)生的情況，如，如果想在ADDR=1000第5次出現(xiàn)時觸發(fā)，可以將觸發(fā)設置為：IfADDR=1000occurs5timesthenTrigger全局計數(shù)器類似于整數(shù)變量。全局計數(shù)器比發(fā)生計數(shù)器更靈活，因為它們可用于為復雜事件（例如一個時鐘沿后跟另一時鐘沿的事件）計數(shù)�？梢栽黾�、測試和重新設置全局計數(shù)器。默認情況下，全局計數(shù)器以零開頭并且不需要重新設置。深圳PCIE協(xié)議分析儀品牌
